求几道数字逻辑电路判断题答案!!!

发布于2022-01-13 05:44:03

1.触发器属组合逻辑电路。2.触发器有两个稳定状态,一个是现态,另一个是次态。3.或非门组成的基本RS触发器输入端RD和SD可以同时为0错的麻烦改出来!今天下午老师要提问!谢谢!!

1个回答
admin
网友回答2022-01-13
1.错,触发器有时钟输入端,属时序逻辑电路。 2.错,触发器有两个稳定状态,输出是 Q 与 Q'(非Q)。 3.对,或非门组成的基本RS触发器是高电平有效,输入端RD和SD可以同时为0。

回到
顶部